

2001 年攻读硕士学位研究生入学试题 考试科目：微机原理

微机原理（100 分）

一、简述：（每小题 5 分，共 30 分）

1、试列举 Intel 8086 CPU 和 Inter 8088 CPU 的若干不同之处？（5 分）

1) 外部数据总线位数的差别：8086CPU 的外部数据总线有 16 位，在一个总线周期内可以输入/输出一个字；而 8088CPU 只有的外部数据总线只有 8 位，在一个总线周期内只能输入/输出一个字节；

2) 指令队列容量的差别：8086CPU 的指令队列可以容纳 6 个字节，且在每个总线周期中可以从存储器中取出 2 个字节的指令代码填入指令队列；而 8088CPU 的指令队列可以容纳 4 个字节，在每个总线周期中只能从存储器中取出 1 个字节的指令代码填入指令队列；

3) 引脚特性的差别：①AD15~AD0 的定义不同；8086 中都定义为地址/数据复用总线；而在 8088 中，由于只需 8 条数据总线，因此，对应于 8086 的 AD15~AD8 这 8 条引脚，8088 定义为 A15~A8，只作地址线使用；②34 号引脚的定义不同：在 8086 中定义为 \overline{BHE} 信号（高八位数据允许/状态复用信号）；而在 8088 中定义为 \overline{SS}_0 ③28 号引脚的相位不同：在 8086 中为 M/\overline{IO} ；而在 8088 中被倒相，改为 IO/\overline{M} 。

2、8086/8088 CPU 中的 IP 与之前的 8 位机 CPU 中的 PC（程序计数器）有何区别？（5 分）

由于 8086/8088 分为 EU 和 BIU，使得取指令和执行指令可以同时进行，所以 IP 总是保存着 EU 要执行的下一条指令的偏移地址；而 8 位机的 PC 总是保存下一个取指令的地址。

3、8086/8088CPU 有 20 根地址线，写出物理地址与逻辑地址的转换公式。

又，假设地址线增至 24 根、28 根、32 根，写出类似的物理地址与逻辑地址的转换公式。（5 分）

设段基址为 XXXXH，偏移地址为：YYYYH 则：

地址线为 20 根时： $PA = XXXX0H + YYYYH$ （即：物理地址 = 段基址左移四位 + 偏移地址）

地址线为 24 根时： $PA = XXXX00H + YYYYH$ （即：物理地址 = 段基址左移八位 + 偏移地址）

地址线为 28 根时： $PA = XXXX000H + YYYYH$ （即：物理地址 = 段基址左移十二位 + 偏移地址）

地址线为 32 根时： $PA = XXXX0000H + YYYYH$ （即：物理地址 = 段基址左移十六位 + 偏移地址）

4、解释 8255 工作于有联络线的方式 1、2 时， \overline{OBF} 、ACK 的含义与作用。
(5 分)

8255 工作于方式 1、2 时， \overline{OBF} 的含义是：输出缓冲器满。表示 CPU 已经把数据输出给指定的端口，外设可以把数据输出。ACK 的含义是：它是一个外设的响应信号，表示 CPU 输出给 8255 的数据已经由外设接受。

5、解释存贮器片内寻址的单、双译码和片外寻址的线选和全译码。(5 分)

(1) 单译码方式：它的全部地址码只用一个电路译码，译码输出的字选择线直接选中对应的存储单元。这一方式需要的选择线数较多，只适用于容量较小的存储器。

(2) 双译码方式（或称矩阵译码）：它将地址码分为 X 与 Y 两部分，用两个译码电路分别译码。X 向译码称为行译码，其输出线称为行选择线，它选中存储矩阵中一行的所有存储单元。Y 向译码又称为列译码，其输出线称为列选择线，它选中一列的所有单元。只有 X 向和 Y 向的选择线同时选中的那一位存储单元，才能进行读写操作。

线选：不用译码器，直接使用 CPU 的一条或几条地址线译码。

全译码：CPU 的全部地址总线都参与地址译码。

6、堆栈的存取规则是什么？使用或不使用堆栈技术有什么差异或影响？(5 分)

堆栈的存取规则是“后进先出”；一个子程序调用可以象跳转(jump)命令那样改变程序的控制流程，但是与跳转不同的是，当工作完成时，函数把控制权返回给调用之后的语句或指令。这种高级抽象实现起来需要堆栈的帮助。另外，执行子程序的时候，通常都要用到内部寄存器，并且执行结果会影响标志位。所以，必须把在调用子程序前的主程序保留在寄存器这的中间结果和标志位的状态保留下来，这也需要堆栈。堆栈也用于给函数中使用的局部变量动态分配空间，同样给函数传递参数和函数返回值也要用到堆栈。

二、用双输入/单输出与非门实现下列逻辑表达式：(10 分)

$$W = X \oplus Y \oplus Z$$

注：1、 \oplus ：异或运算


2、非门可用双输入/单输出与非门实现（输入端并联）

解：变换： $W = X \oplus Y \oplus Z = (X \oplus Y) \oplus Z$


令 $X = A$, $Y = B$, 则输出 $(X \oplus Y)$ 如下图； ①

以下图的输出为一个新的输入， Z 为另一输入，根据①式类推，便可得到最终输出 W ：

$$W = X \oplus Y \oplus Z = (X \oplus Y) \oplus Z$$




三、绘 Intel8282 锁存器一个单元的电气原理图，并解释 \overline{STB} 、 \overline{OE} 的作用 (10 分)



\overline{STB} 为选通输入；当它有效时，将 8282 输入端 D 的数据打入锁存器 D 门，

\overline{OE} 为输出允许；当它有效时，将锁存器中锁存的数据送到输出端 Q。


四、下图为查询输出电路，叙述其工作过程 (10 分)



答：当输出装置把 CPU 要输出的数据输出以后，发出一个 ACK 信号，使 D 触发器置“0”，也就是使“Busy”线为 0，当 CPU 读到这个状态信息后，知道外设为“空”，于是就执行输出指令。输出指令执行后，由地址信号和 IO/M 及 WR 相“与”后，发出选通信号，把在数据线上输出的数据送至锁存器，同时，

令 D 触发器置“1”，它一方面通知外设输出数据已经准备好，可以执行输出操作，另一方面在数据由输出装置输出以前，一直为“1”，告知 CPU 外设 BUSY，阻止 CPU 输出新的数据。

五、下图为 XT 机中的系统配置开关电路，叙述其工作原理。（10 分）



（参见《微型计算机系统原理及应用》第三版，周明德著，P357）

答：8255 的片选信号 CS 接到 I/O 接口片子地址译码电路的 PPICS 信号，则当 I/O 端口地址为 60~7F 时，CPU 可以访问 8255。8255 的读输入控制端 RD 接系统的 IOR，写输入控制端 WR 接系统的 IOW，接收系统 I/O 总线周期的读写控制命令。8255 的内部寄存器选择线 A0、A1 接系统地址总线的 A0、A1。

系统配置开关的 8 个信号分两组由 PC0~PC3 读入。在 CPU 要读取 DIP 开关状态时，先通过端口 B 输出 PB3=0，这是 U41-1 为低电平，驱动器 74LS244(U41) 中的 4 个驱动器电路工作，把出现在它们输入端的 DIP 开关的低 4 位信号 (SW-1~SW-4)，送到 PC0~PC3 上。开关接通时送出低电平，断开时送出高电平。输出信号 PB3 还接到反相器 74LS04 的输入端 U71-9，则它的输出端 U71-8 输出高电平，送到集电极开路门 7407(U68)的四个输入端。同相门电路 7407 输出端也是高电平，由于它的集电极是开路的，所以不影响外界电路的状态。这样 CPU 读取的是开关 DIP 的低四位的状态。然后，CPU 设置输出 PB3=1，则 U41-1 为高电平，禁止 74LS244 工作，则 DIP 的低 4 位就不能通过它输出。PB3 通过反

相器 U71 输出低电平，送到 7407 的输入端，使它的四个输出端都为低电平。当 DIP 开关高 4 位接通时，把低电平送上 PC0~PC3；而当开关断开时，把高电平送上 PC0~PC3。这事 CPU 可以读出 DIP 开关高四位的状态。8088/8086 通过设置 PB3 为低电平和高电平两次读 PC 口，就可以取得 DIP 开关的设置状态。

六、在 8259 中：(10 分)

(1) IRR、IMR、ISR 各寄存器有何功能？(5 分)

IRR：中断请求寄存器。用于存放由外设产生的中断请求信号 IR0~IR7；

IMR：中断屏蔽寄存器。用于存放对中断请求的屏蔽信息。

ISR：中断服务寄存器。用来存放正在处理的中断级。

(2) 8259 只有 A₀ 地址线，如何区分或寻址片内的 ICW1~4 和 OCW1~3？

(5 分)

由 A₀、D4、D3、RD、WR 联合控制来区分。

若 D4=1，A₀=0，则是对 ICW1 操作；若 D4=0，A₀=0，D3=0 则是对 OCW2 操作；若 D4=0，A₀=0，D3=1 则是对 OCW3 操作；若 A₀=1，WR=0，RD=1，D4、D3 为任意，则是对 ICW2、ICW3、ICW4 和 OCW1 操作。

七、8237 中：(10 分)

(1) 解释四种操作类型和四种传递方式：(5 分)

四种操作类型：DMA 写传送、DMA 读传送、DMA 校验、存储器—存储器传送；四种传递方式：单次传送方式、成组传送方式、请求传送方式、级联传送方式。

(2) 在 8237 的压缩时序中，只使用 S1，S4，省略了 S1，S3：(5 分)

a、使用压缩时序目的何在？

b、在哪种情况下可用压缩时序？

答：a. 为了缩短数据传输时间。压缩时序可以在 2 个时钟周期完成一次传输。

b. 读周期中将 RAM 或 I/O 的数据读到 DB0-DB7，等待写周期的到来。

若采用提前写（扩展写）方式，在此周期就出现写信号 MEMW 或 IOW 有效。采用压缩时序，就可以去掉 S3 周期，将读信号缩短到与写信号一样的长度（为 S4 周期）。

八、采用全译码方式设计一个存贮器系统：(10 分)

1、低 8K 为 EPROM，选用两片 4K×8 的 2732A；

2、高 4K 为 RAM，选用两片 2K×8 的 6116；

3、地址范围为 0000H~2FFFH。

绘出与 CPU 的接口示意图。

注：1、译码器用 74LS 138，其输入信号为 G1， $\overline{G2A}$, $\overline{G2B}$, A, B, C；输出

为 $\overline{Y_0} \sim \overline{Y_7}$;

2、2732 与 6116 只需示意即可，不需具体引脚及标号；

3、CPU 只需画出 \overline{WREQ} 、 \overline{WR} 、 \overline{RD} 及 AB、DB 即可。

解：连接图如下：

