

# 计算机组成原理期终考试试题

(360601~360604)

姓名\_\_\_\_\_ 学号\_\_\_\_\_

填空（本题 15 分，每空各 1 分）

1. 浮点数的加减法的基本运算过程是\_\_\_\_\_和\_\_\_\_\_。
2. 页式虚拟存储管理中，帧页表用来记录\_\_\_\_\_。
3. 从普遍意义上讲，一条微指令应该包含\_\_\_\_\_和\_\_\_\_\_三个字段。
4. 通道地址字是用来记录\_\_\_\_\_。
5. 总线的控制方式分为\_\_\_\_\_和\_\_\_\_\_三种。
6. 条件转移指令所依据的条件来自\_\_\_\_\_寄存器。
7. CPU 响应中断时需要保存当前现场，这里现场指的是\_\_\_\_\_和\_\_\_\_\_的内容，它们被保存到\_\_\_\_\_中。

简要回答下列各题（本题共 25 分，每小题 5 分）


1. 简述指令系统设计时需要考虑的基本要素。
2.  $INC\ B-(R5)$  是一条自减型寻址方式字节操作数指令，其寻址过程是先  $R5 \leftarrow (R5)-1$ ，然后计算  $EA=(R5)$ ，指令操作是加 1 操作。若指令执行前 16 位寄存器  $R5$  的内容为  $(R5)=010046$ ，内存以下字地址单元的内容为  $(010044)=100000$ ， $(010046)=010000$ 。指令执行后，寄存器和内存单元的内容有何变化。（本小题中所有数据均为八进制数据）
3. 简述 DMA 输入输出方式的基本工作过程。
4. 已知一磁盘机共有 10 个盘面，每面 80 道，每道 8 个扇区，每个扇区 512 Bytes，该磁盘机的容量为多少？该盘转速为 7200 转 / 分，则该磁盘通道的最大数据传输率为多少？
5. 给出异步通信方式中非互锁和全互锁两种方式的握手信号时序图，并给予

必要说明。

### 三、本题 15 分

一位比较法（也称一位 BOOTH 法）是常用的定点补码乘法算法，请

1. 推导该算法；
2. 题三图是一未完成的实现该算法的逻辑框图，请完成该图（直接在图上修改），并给出微操作 P0 至 P5 的定义（表示方法如： $P: A \leftarrow B$ ）。




题三图

### 四、（本题 15 分）

4K×4 的动态 RAM 芯片结构如题四图（在下一页），要设计一个 32K×8 的按字节单元编址的存储器。

1. 需多少芯片？
2. 画出存储器扩展框图（考虑刷新问题）。
3. 该存储器的刷新地址计数器应为多少位。



题四图

## 五、（本题 10 分）

某机主存容量 1MB，两路列相联方式（**每列仅有两块**）的 CACHE 容量为 64KB，每个数据块为 256 字节。CPU 要顺序访问地址为 20124H，58100H，60140H 和 60138H 等四个内存单元中的数。已知访问开始前第 2 列（**列地址为 1**）的地址阵列内容如下表，CACHE 采用 LRU 替换策略。

0	00100（二进制）
1	01011（二进制）


1. 说明 CACHE 的结构（即分多少组、组内分多少块），给出主存及 CACHE 的地址格式；
2. 上述四个数能否从 CACHE 中读取，若能，给出实际访问的 CACHE 地址。第四个访问结束时上表（地址阵列）内容如何变化。

## 六、（本题 10 分）

某机字长为 16 位，采用 16 位定长指令格式，结构如题六图所示，控制方式采用混合控制方式，每个 CPU 周期包含 4 个节拍，指令：

**INC 200(R1)；加 1 指令，基址寻址方式，R1 为基址寄存器。**

写出执行该指令的详细微操作流程，该指令执行共需多少个 CPU 周期。



题六图

## 七、（本题 10 分）

执行一条微指令所需的时间称为微指令周期。

1. 给出微指令串行执行和重叠执行两种执行方式的微指令周期时序图。
2. 在重叠执行方式当遇到条件转移类型微指令时，如何解决下一条微指令的取指问题，请给出两种解决方案。

**[END]**