

主要内容:

1. CPU

① 逻辑组成: 寄存器, ALU 设置和数据通路结构

② 工作机制: 指令的执行过程

寄存器传送级: 各类指令的流程\*

微程序控制级: 微命令序列

微命令产生方式: 组合逻辑控制 / 微程序控制

时序控制方式: 同步控制 > CPU 内部是同步控制

2. 常用运算方法的规则, 进位链. (澄清一些模糊问题)

原码, 补码乘除法及浮点运算.

3. 存储器

① 基本概念

② 半导体存储器逻辑设计\*

(地址分配, 片选逻辑, 连接)

4. 总线

① 基本概念

② 系统总线, 信号组成, 时序控制方式

同步方式及扩展 / 异步方式

什么是同步, 异步, 用时序波形描述

5. 接口\*

① I/O 发送的控制机制.

中断: 基本概念, 中断控制器与接口, 中断过程.

针对某种应用描述

DMA: 基本概念, DMA 控制器与接口, DMA 过程.



多应用场合。要产生微命令的基本方法

用于高速计算机或大规模机器中。

## 2. 微程序控制方式

### 1) 基本思想


a. 将存储逻辑引入CPU

b. 将程序技术引入CPU的构成中, 利用程序技术去编排指令的解释与执行

1) 将微命令以代码形式编成微指令, 控制一步操作。

2) 若干微<sup>指令</sup>组成一段微程序, 解释执行一条机器指令。

3) 微程序事先存放在控制存储器中, 执行机器指令时再取出。



### 2) 优缺点:

结构规整 设计效率高 易于修改、扩展指令系统功能, 速度较慢。  
执行效率受影响。

### 3) 应用场合

要求不高, 功能更复杂的机器中, 特别适用于系列机。




组合逻辑控制、微程序控制方式比较：

- ① 产生微命令方法
  - 组合逻辑电路提供 (组)
  - 存储逻辑提供 (微)
- ② 时序规划
  - 三级：工作周期、时钟周期、脉冲 (组)
  - 二级：微指令周期 (时钟)、脉冲 (微)
- ③ 规整性
  - 不规整 (组)
  - 规整 (微)
- ④ 可扩展性
  - 不易扩展 (组)
  - 易于扩展 (微)
- ⑤ 速度
  - 快 (组)
  - 慢 (微)

### 3. 微指令

格式：微命令字段区段，按操作类型区段，同类互不微命令放同一字段。



### 1.2.4 时序控制方式 (P<sub>221</sub>)

#### 1. 同步控制方式

① 定义：各项操作与统一时序信号同步，其主要特征是有严格的时钟周期划分。

② 特点：有明显时序信号划分。

时钟周期时间固定。

各操作两衔接，各部件之间的数据传送受严格定时控制。



1. 应用:

CPU内部, 设备内部, 系统总线操作.

2. 异步控制方式.

① 定义: 各项操作按<sup>需要</sup>确定不同时间, 不受统一时序约束.

② 特点: 无严格时钟周期限制.


各操作间的衔接, 各部件间的数据传送采用异步应答方式.

③ 应用: 异步总线操作.


3. 同步方式在实际应用中的变化 —— 扩展同步.

① 不同指令安排不同时钟周期数, 时钟周期宽度不变.

② 总线周期中允许插入更长周期.



③ 同步方式引入异步应答.





# 1. 运算方法与运算器

## 1.3.1 运算方法

### 1. 原码乘法 P53

绝对值运算，符号单独处理。一位乘的进位

在原码两位乘法中，设置进位寄存器G，初值为0。当需要+2X时，先作-X操作，将结果右移两位，并置G为1。下次再补作+X操作

两位乘一位可变化

### 2. 补码乘法 一位乘（比较法）

两位乘断位 判断规则

$J_n$	$J_{n+1}$
0	0
0	1
1	0
1	1

操作

原部分积右移一位

原部分积+1X补后，再右移一位

原部分积-1X补后，再右移一位

原部分积左移一位

补码运算：用补码表示操作数，连同符号位一起运算

### 3. 原码除法

用原码表示操作数，只取原数（绝对值）相除

符号位单独处理：同号除，商为正；异号除，商为负

余数 $r_n$ 为正，商1，下步作 $2r_n - |y|$

余数 $r_n$ 为负，商0，下步作 $2r_n + |y|$

### 4. 补码除法

余数 $r_n$ 与除数 $y$ 同号，商1，下步作 $2r_n - y$

异号，商0，下步作 $2r_n + y$

假商修正：假商加1（变负）  
假商置1

### 5. 浮点运算 P53 P74-77

加减步骤

对阶，结果规格化，小阶向大阶对齐

## 1.3.2 运算器

进位逻辑 P44-47

串、并、串并同时进位逻辑式

$$\text{串: } C_0 = A_0 + P_0 C_5$$

$$A \oplus B \quad A \oplus B$$

$$\text{并: } C_0 = A_0 + P_0 C_5 + P_0 P_5 C_{10} + \dots$$



地址组:

$$C_0 = G_0 + P_0 G_5 + P_0 P_5 G_1$$

$$C_1 = G_1 + P_1 C_0$$

$$\left. \begin{aligned} G_1 &= G_1 + P_1 G_3 + P_1 P_3 G_2 + P_1 P_3 P_2 G_1 \\ P_2 &= P_1 P_3 P_2 P_1 \end{aligned} \right\}$$

$$G_i = A_i B_i \quad P_i = A_i \oplus B_i$$

§1.1 其他基本概念

溢出判断方法, 地址结构, 隐地址, 显地址

指令的设置及功能扩展

主机对子设备的寻址方式 / 单独寻址  
统一寻址

## 第二章 存储子系统

§2.1 半导体存储器 逻辑设计, P105

例1: 用 SRAM 芯片 ( $K \times 4$  位) 组成 4KB 存储器, 地址线  $A_{15} \sim A_0$  (低),  
双向数据线  $D_7 \sim D_0$  (低), 读写线  $R, W$


① 芯片数: 8片

② 存储空间安排

任意连续区

③ 地址分配和片选逻辑


4KB: 2位地址:  $A_{11} \sim A_0$



芯片 地址分配片选逻辑

1K	$A_9 \sim A_0$	$CS_0 = \bar{A}_{11} \bar{A}_{10}$
1K	$A_9 \sim A_0$	$CS_1 = \bar{A}_{11} A_{10}$
1K	$A_9 \sim A_0$	$CS_2 = A_{11} \bar{A}_{10}$
1K	$A_9 \sim A_0$	$CS_3 = A_{11} A_{10}$

#### ④ 连接





例2. 用  $2K \times 8$  芯片,  $2K \times 1$  和  $8K \times 1$  芯片组成  $16K$  存储器  
地址总线  $A_{15} \sim A_0$  (低), 双向数据线  $D_7 \sim D_0$  (低), 读写线  $R, \bar{W}$


① 芯片数: 5片

② 存储空间安排: 任意连续区间

先安排大容量芯片, 后安排小容量芯片  
一般以大到小, 这样片选逻辑较简单


③ 地址分配和片选逻辑

$7K: A_{12} \sim A_0$



芯片	地址分配	片选逻辑
$4K$	$A_{11} \sim A_0$	$CS_0 = \bar{A}_{12}$
$2K$	$A_{10} \sim A_0$	$CS_1 = A_{12} \bar{A}_{11}$
$K$	$A_9 \sim A_0$	$CS_2 = A_{12} A_{11} \bar{A}_{10}$

④ 连接





例5: 字地址总线, ROM: 0000H ~ 07FFH


RAM区: 0800H ~ 0FFFH

所用芯片: EPROM - 2片    RAM 2片 - 16片

### ① 计算容量

ROM区: 0 ~ 2<sup>12</sup> - 1K 即 2KB

RAM区:  $\frac{0FFF - 0800}{256} = 32$  3KB



### ② 地址分配片选逻辑


芯片	地址	片选逻辑
2K	A <sub>12</sub> ~ A <sub>0</sub>	CS <sub>0</sub> = $\overline{A_{12}} \overline{A_{11}}$
2K	A <sub>10</sub> ~ A <sub>0</sub>	CS <sub>1</sub> = $\overline{A_{12}} A_{11}$
2K	A <sub>9</sub> ~ A <sub>0</sub>	CS <sub>2</sub> = $A_{12} \overline{A_{11}} \overline{A_{10}}$

(16根地址线)  
A<sub>15</sub> ~ A<sub>13</sub>  
为全0




例1. 证明：按下列递进关系， $\lim_{n \rightarrow \infty} \frac{1}{n} = 0$ 。

- ① 芯片数: 4片
- ② 存储空间安排:
- ③ 地址分配与片选逻辑



片	地址分配	片选逻辑
00	$A_3 \sim A_0$	$\overline{CS_0} = \overline{A_{15}} \overline{A_{14}}$
01	$A_3 \sim A_0$	$\overline{CS_1} = \overline{A_{15}} A_{14}$
10	$A_3 \sim A_0$	$\overline{CS_2} = A_{15} \overline{A_{14}}$
11	$A_3 \sim A_0$	$\overline{CS_3} = A_{15} A_{14} \overline{A_{13} A_{12} A_{11}}$



注: 16: 10000  
16k: 10000 00 0000 0000  
14: 1110  
14k: 1110 00 0000 0000




## 5. 其他问题

## ① 有关控制信号

VMA,  $\overline{MREQ}$ 

如芯片选逻辑入, 出端, 控制片选逻辑有效.



## ② 地址复用技术

16位地址分两次送入芯片地址端

 $\overline{RAS}$ : 为低电平, 高8位地址 (A<sub>15</sub>~A<sub>8</sub>) 送芯片地址端

行选

 $\overline{CAS}$ : 为低电平, 低8位地址 (A<sub>7</sub>~A<sub>0</sub>) 送芯片地址端

页选

③ 芯片不安排在连续空间, 片选逻辑也不连续.

## §2-2 基本概念

## 1. 存储原理 P85

SRAM: 利用触发器内部交叉反馈存储信息. → 功耗大  
(静态)DRAM: 利用电容存储电荷原理存储信息. 需动态刷新.  
(动态)

## 2. 动态刷新 (P107)

刷新周期安排方式: ① 集中 ② 分散 ③ 异步

## 3. 存取方式 P87

① 随机存取方式 (ROM属于随机存取:)

a. 可按地址访问M中任一单元, b. 访问时间<sub>与SAR</sub>与地址无关.  
与SAR  
与DRAM



2. 接口设计, 接口组成, 状态字, 状态字格式.

6. 常用外设原理

① 键盘: 读码转换方法, 矩阵, 扫描码的产生, 转换为键码

② CRT 显示器: RAM 与屏幕显示对应关系, 行, 容量, 地址组织, 信息转换, 同步计数器设置?


③ 打印机: 信息转换, 调用过程 (中断方式)

④ 磁盘: 信息分布, 磁记录方式, 调用过程 (DMA方式), 磁盘指标: 速度, 容量

## 第一章 CPU 组织

5.1 逻辑组成

1. CPU 数据通路结构 [P233图]



2. 结构特点 CPU内部数据通路结构特点: 采用独立寄存器, 一组单向数据总线, 以ALU为内部数据传送通路的枢纽

① 寄存器: 彼此隔离

可编程: 通用寄存器 R0 ~ R3, PC, SP, PSW

非编程: C, D, IR, MAR, MBR (透明的)



速度指标: 存取时间

① 顺序存取方式, SAM

访问时按顺序查找数据, 访问时间<sup>●</sup>与数据位置有关。

速度指标:  $\left\{ \begin{array}{l} \text{平均等待时间} \\ \text{数据传输率} \end{array} \right.$

② 直接存取方式, DAM

访问时读写头部件先指向某一区域(磁道), 再在该区域内顺序查找数据。

访问时间<sup>●</sup>与数据所在位置有关。

速度指标  $\left\{ \begin{array}{l} \text{平均寻道时间 (定位时间)} \\ \text{平均旋转等待时间} \\ \text{数据传输率} \end{array} \right.$

### 第三章 总线系统

§3.1 总线与接口的基本概念

3.1.1 总线

1. 定义: 一组能为多部件同时共用的信息传输线路。

2. 分类:

① 按功能划分:

1) CPU内总线: CPU内部寄存器与运算部件互连的总线(一组数据线)。

2) 部件内总线: 插卡板内各芯片之间互连的总线。(地址、数据、控制线)

△ 3) 系统总线: 系统内各种部件(插卡板)之间互连的总线。  
(地址、数据、控制线)



1) 外总线: (通信总线)

计算机、系统之间或计算机系统与其他系统之间互连的总线、数据、控制线

② 按时序控制方式划分 [327] [333-335]

1) 同步总线: 由控制模块提供统一时序信号控制总线传送操作。

1) 总线控制器 时钟脉冲


2) 异步总线:

不采用统一时钟周期划分, 根据传送需要决定总线周期长度, 以异步应

需长则长, 需短则短

答方式控制总线传送操作。

答方式控制总线传送操作。



主设备: 申请并使用总线的设备 (获得总线权)

从设备: 响应主设备请求的设备 (不掌握总线权)

\* 不是按发送或接收来分

③ 按数据传送格式划分 [326]

1) 并行总线 用多根数据线同时传送一个字节或一个字的所有代码位。

2) 串行总线 按位串行传送数据, 即按数据代码位流的顺序逐位传送。



### 3. 系统总线的信号组成

- ① 电源与地
- ② 地址线：决定寻址空间大小
- ③ 数据线：决定通路宽度
- ④ 控制线：
  - 时序控制
  - 数据传送：M,  $\overline{IO}$
  - 中断请求与应答
  - 总线请求与应答
  - 复位
  - ...

CPU 系统总线  
CPU 系统总线

### 3.2 接口 P28

定义：连接两个设备之间的交接部件。

该接口位于系统总线和 I/O 之间。

### 2. 种类 P30

#### ① 按数据传输格式分类

1) 并行接口：接口与系统总线之间、接口与外围设备之间，都以并行方式传送数据信息。

2) 串行接口：接口与设备之间采用串行方式传送数据，接口与系统总线之间仍采用并行方式传送数据。

#### ② 按时序控制分类

1) 同步接口：与系统总线连接的接口，接口与系统总线间的信息传递由统一时序信号控制，接口与外围设备间则允许有独立的时序控制操作。

2) 异步接口：与系统总线相连的接口，接口与系统总线间的信息传递采用异步应答的控制方式。

#### ③ 按 I/O 传送控制方式分类



1) 程序查询接口

2) 中断接口 (中断接口往往可以覆盖程序查询方式的功能)

3) DMA接口

### §3.2 I/O 传送控制机制

#### 3.2.1 程序中断方式

1. 定义及应用

① 定义: (1) 暂停执行程序, 转去执行为某随机事件服务的中断处理程序, 处理完后自动恢复原来程序的执行。

② 实质: 程序切换

切换时间: 一条指令结束时

③ 特点: 随机性

{	随机发生的事件	(键盘)
	自愿调用, 随机请求处理的事件	(打印机)
	随机插入的事件	(软中断) 自愿调用, 随机插入

④ 应用:

处理中低优先级的操作, 打印机  
处理复杂随机事件

> 能举例

#### 2. 中断服务程序入口地址的获得: §3.4.7

① 向量中断方式

向量中断: 一组中断服务程序入口地址 (一组标量)

中断向量表: 存放中断向量的存储区, 一般位于主存首部

向量地址: 指向中断向量表首址







## 4. 中断主过程 (主机 → 4.1)

## (1) 初始化

预置接口和中断控制器工作方式, 设置中断类型码, 送屏蔽字。

## (2) 发命令字, 启动设备 (有意调用)

## (3) 设备申请中断

## (4) 中断请求送中断控制器优先级 (CPU) 送出请求 IV

## (5) CPU 响应, 发出批准信号 IV (关中断控制器), 并保存断点, 关中断

## (6) 中断控制器送出中断类型号

## (7) CPU 将类型号转换为可量地址, 查表, 取入口 转服务程序

## (8) 执行服务程序 进行中断处理 (取数据) (单级中断)

## (9) 开中断 返回原程序 (多重中断)

CPU 在执行中断服务程序的过程中, 允许响应处理更高级别的中断请求。  
多重中断: 进入服务程序后 送新屏蔽字, 并开中断。

## 5. 中断接口设计

例: 电梯接口 (自拟命令要求)

命令字: 允许中断 速度 反转 暂停 启动

速度  
额定 20

14 级

减速

状态字:

(8 位)

1	2	3	4	5	6	7	8
---	---	---	---	---	---	---	---

梯内请求

梯外请求

运行状态 故障




例2. 定时中断 采集参数

例3. 某PC机要扩展两个外中断源, 发可寻址设备的命令包括启动, 停止, 读写, 设备状态包括完成, 故障, 设计有关接口。

中断控制器

8259  $\leftarrow$   $\text{IR}_2$

① 接口组成, 两设备共用一个接口。





## ② 中断源扩展 (软件扩展)


为设备申请中断 IR<sub>n</sub>。CPU 响应 转取从 2 号服务程序 (查询程序)  
根据查询结果 转相应设备的服务程序。

### 3.2.2 DMA 方式 (P362)

#### 1. 定义及应用

定义: 直接依靠硬件在主机与 I/O 间传送数据, 传送期间不需 CPU 程序干预。  
应用: 简单、批量数据传送。一般应用于主机与高速 I/O 设备间的简单数据传送。

#### 2. DMA 全过程

- ① 初始化阶段, CPU 通过程序向 DMA 控制器和接口电路送出初始化信息。  
传送方向 (读/写)、主存缓冲区首址、交换量、外设寻址信息、启动设备。  

- ② DMA 传送阶段, 由 DMA 控制器获得总线权, 控制传送。
- ③ 结束处理阶段, 批量传送完毕, 接口申请中断, CPU 响应后执行中断服务程序, 作善后处理。

## 第四章 主要 I/O 设备原理

### 3.4: CRT 显示器 [P295-307]

#### 3.4.1 显示方式与分辨率

字符, 分辨率: 一帧显示字符数  $25 \times 80$   $n$  行  $\times$   $m$  列

图形, 分辨率: 一帧显示点数  $1024 \times 768$   $n$  点  $\times$   $m$  线

3.4.2 显示缓冲 RAM 与屏幕显示的对应关系



1. VRAM 容量计算

字符方式: 内容, 字符编码, 容量:  $25 \times 80 = 2K$  - 一个字符编码占内存的一个字节

图形方式: 内容, 图形点代码, 容量:  $640 \times 200 = \frac{640 \times 200}{8} = 16K$

## 2. 信息转换




字符: VRAM 字符编码  $\xrightarrow{\text{扫描线序}}$  ROM 一行点阵代码  $\xrightarrow{\text{移位寄存器}}$  串行转换信号  $\rightarrow$  显示器


图形: VRAM 图形一行点阵代码  $\xrightarrow{\text{移位寄存器}}$  串行转换信号  $\rightarrow$  显示器

## 3. 同步控制

① 字符方式,  $25 \times 80$  字符点阵  $7 \times 9$  点阵  $5:9:1$



② 图形方式,  $640 \times 200$





## 5.4.2 磁盘

1. 寻址信息: ①驱动器号(盘号) ②圆柱面号(磁道号) ③磁头号(面号) ④扇区号/数据块号 ⑤交换量(扇区数)  
 盘号; 圆柱面号; 磁头号; 扇区号; 扇区数.

## 2. 磁盘记录方式

磁盘: 调频<sup>FM</sup>和改良调频<sup>MFM</sup> (P119)

3. 速率指标: { ①平均寻道(定位)时间  
 (P131) { ②平均旋转延迟(等待)时间  
 { ③数据传输率 (bits/s 波特率)

## 5.4.3 键盘

键码转换: 逐行扫描法 P291-292

## 5.4.4 打印机

调用过程: 中断



C: 暂存来自主存的目的信息

D: 暂存来自主存的目的信息

MAR, MBR: (IP) 与外部接口

(2) 运算部件: ALU

内部数据传递通路由中心, 便于集中控制, 方便各种运算.

(3) 总线

— 单一数据总线. 实现信息分配.

采用同步脉冲打入.

(4) 与系统总线的连接

MAR, MBR 的输出通过三态门与系统总线连接

MBR { 输入:  $\left\{ \begin{array}{l} \text{从总线接收数据 (打入), 内部传递} \\ \text{从 PB 接收数据 (置入), 外部传递} \end{array} \right.$   
输出:  $\left\{ \begin{array}{l} \text{向 ALU 输出数据 (内)} \\ \text{向 PB 输出数据 (外)} \end{array} \right.$

IR: 从 PB 接收指令 (置入)

扩展: 寄存器采用存储器结构.

内总线: 双向, 多组, 多对?

3.2 工作机理

3.2.1 指令流程 (寄存器传递级) 注:  $M \rightarrow MBR \rightarrow IR$  (老)  
 $M \rightarrow IR$  (新)

基本寻址方式 [P230]

R:  $(R)$   $-(R)$   $(R)+$   $\lambda(R)$

$-(SP)$   $SP+$   $PC+$

立即寻址

$\lambda(PC)$   $@(PC)+$  直接寻址  
[P230]  
相对寻址



# 思路

## ① 明确概念功能

- MOV 源 → 目的
- ADD 运算结果 → 目的
- JMP 转移地址 → PC 转移指令
- JSR 保存返回地址 转子指令  
子程序入口 → PC
- RST 返回地址 → PC 返回指令

## ② 确定寻址方式

③ 拟定程序流程. 如何分布: ① 通路有无冲突 如  $M \rightarrow R$  问题 ② 时间上是否允许 如  $C \rightarrow M$  问题  $C \rightarrow MBR \rightarrow M(X)$

- 1) 一次从 M 读出. 并经过内部数据通路送至 ALU 的操作
- 2) 一次内部数据通路由传送操作.
- 3) 一次向 M 写入的操作


## 3. 问题

- ① MOV  $X(R_0), -C \rightarrow P$
- FT:  $M \rightarrow IR, PC+1 \rightarrow PC$
- ST:  $PC \rightarrow MAR$   
 $M \rightarrow MBR \rightarrow C$  — 形式地址  
 $C + R_0 \rightarrow MAR$   
 $M \rightarrow MBR \rightarrow C$  — 源操作数.

- PC+1  $\rightarrow PC$
- DT:  $SP-1 \rightarrow SP, MAR$
- ET:  $C \rightarrow MBR$   
 $MBR \rightarrow M$   
 $PC \rightarrow MAR$

④  $(PC)+1$ : 直接寻址

操作数地址紧跟指令. 编程时将操作数地址存放在紧跟指令的单元中, 取指令  $PC+1$ , 将修改后的 PC 内容作为地址, 据此访问紧跟现行指令的存储单元 (间址单元), 从中取得操作数地址 (称为绝对地址), 据此再访问, 读得操作数. 然后  $PC+1$ , 指向后继指令.



确定: 向上生成

$M \rightarrow IR, PC+1 \rightarrow PC$  可同时进行, 因为它们各自使用的数据通路没有冲突. 读取指令经由数据总线, 而  $PC+1$  经由 ALU 与内部总线.



②  $(R_0), \lambda(R_3)$  是变址的一种习惯标注符号

FT:  $M \rightarrow IR, PC+1 \rightarrow PC$

ST:  $SP \rightarrow MAR$

$M \rightarrow MBR \rightarrow C$

$SP+1 \rightarrow SP$

DT:  $PC \rightarrow MAR$

$M \rightarrow MBR \rightarrow D$  — 形地


$R_1 + D \rightarrow MAR$  — 目的

$PC+1 \rightarrow PC$

ET:  $C \rightarrow MBR$

$MBR \rightarrow M$

$PC \rightarrow MAR$



③  $ADD - (R_0), \lambda(R_3)$

FT:  $M \rightarrow IR, PC+1 \rightarrow PC$

ST:  $R_0-i \rightarrow R_0, MAR$

$M \rightarrow MBR \rightarrow C$

DT:  $PC \rightarrow MAR$

$M \rightarrow MBR \rightarrow D$  — 形式地址

$PC+1 \rightarrow PC$

$R_3 + D \rightarrow MAR$

$M \rightarrow MBR \rightarrow D$  — 目的操作数

ET:  $C + D \rightarrow MBR$

$MBR \rightarrow M$

$PC \rightarrow MAR$



④  $ME_1, R_2$ , 转移

FT:  $M \rightarrow IR, PC+1 \rightarrow PC$

ET:  $\bar{R}_2 + 1 \rightarrow R_2$

$PC \rightarrow MAR$

⑤  $JMP (R_0)$  JMP: 转移地址  $\rightarrow PC$

FT:  $M \rightarrow IR, PC+1 \rightarrow PC$

ET:  $R_0 \rightarrow MAR$

$M \rightarrow MBR \rightarrow PC, MAR$

⑥  $JSR (R_0)$  转移指令: 保存返回地址; 子程序入口  $\rightarrow PC$

FT:  $M \rightarrow IR, PC+1 \rightarrow PC$

ST:  $R_0 \rightarrow MAR$

$M \rightarrow MBR \rightarrow C$  — 子程序入口

ET:  $SP-1 \rightarrow SP, MAR$

$PC \rightarrow MBR$

$MBR \rightarrow M$

保存返回地址, 压栈

$C \rightarrow PC, MAR$


⑦  $JMP X(PC)$ ,  $X(PC)$ : 相对寻址 (RPSI)

FT:  $M \rightarrow IR, PC+1 \rightarrow PC$

ET:  $PC \rightarrow MAR$

$M \rightarrow MBR \rightarrow C$  — 位移量

$C+PC \rightarrow PC, MAR$





⑧ AV: 立即 相对

FT:  $M \rightarrow IR, PC+1 \rightarrow PC$  — 取指令地址

ST:  $PC \rightarrow MAR$

$M \rightarrow MBR \rightarrow C$  — 立即数

$PC+1 \rightarrow PC$  — 位移量地址

DT:  $PC \rightarrow MAR$

$M \rightarrow MBR \rightarrow D$  — 位移量

$D+PC \rightarrow MAR$


$M \rightarrow MBR \rightarrow D$  — 目的数

$PC+1 \rightarrow PC$  — 下一条指令地址

ET:  $C, D \rightarrow MBR$

$MBR \rightarrow M$

$PC \rightarrow MAR$



(PC)+1: (立即寻址)

立即数紧跟在指令中，编程时将立即数存放在紧跟指令的单元中，取指令后 PC+1，将修改后的 PC 内容作为地址，可读取立即数。取出立即数后 PC 内容再加 1，指向立即数之后的一个单元，即下一条指令。

X(PC): 相对寻址


取指令后 PC+1，以修改后的 PC 内容作为地址，从紧跟指令的存储单元中读取位移量，再与 PC 内容相加，获得操作数地址。因此操作数地址是以 PC 值为基址，加上位移量形成的。若该程序存在另一块存储区中，地址的相对关系不变。

## 1.2.2 微命令序列

围绕数据传送或时序变换的需要来拟定微命令

### 1. 微命令设置

#### ① 数据通路指令



#### ② 访存操作

地址使能 EMAR

读 R, 写 W (R, W)







ST:  $I \rightarrow P$ :  $I \rightarrow A$ ,  $A \rightarrow PM$ ,  $I \rightarrow$

$I \rightarrow DT$ ,  $CPFT(\bar{P})$ ,  $CPST(\bar{P})$

$CPDT(\bar{P})$ ,  $CPET(\bar{P})$ ,  $CPST(\bar{P})$  有效!

DT:  $R_0 \rightarrow MAR$ :  $R_0 \rightarrow A$ , 传送A,  $PM$ ,  $CPMAR$

$I \rightarrow ET$ ,  $CPDT(\bar{P})$ ,  $CPFT(\bar{P})$ ,  $CPST(\bar{P})$

$CPDT(\bar{P})$ ,  $CPET(\bar{P})$ .

ET:  $C \rightarrow MBR$ :  $C \rightarrow A$ , 传送A,  $PM$ ,  $CPMBR$   $Tt$ :  $CPST(\bar{P})$

$MBR \rightarrow M$ :  $EMAR$ ,  $N$ ,  $Tt$ :  $CPST(\bar{P})$

$PC \rightarrow MAR$ :  $PC \rightarrow A$ , 传送A -  $PM$ ,  $CPMAR$

$\rightarrow FT$ ,  $CPET(\bar{P})$ ,  $CPST(\bar{P})$ .

$CPDT(\bar{P})$ ,  $CPET(\bar{P})$ ,  $CPST(\bar{P})$

### 1.2.3. 微命令产生方式.

#### 1. 组合逻辑控制方式. (硬连逻辑)

##### ① 基本思想.

综合: 产生微命令的条件, 形成组合逻辑式, 用组合逻辑电路实现. 执行机器指令时, 用组合逻辑电路, 微命令发生器, 在相应时间发出所需微命令, 控制有关操作.

##### ② 优缺点

速度快, 结构<sup>复杂</sup>复杂, 设计不规整, 设计效率低, 不易检查调试, 不易修改, 扩展指令系统功能.