

# 成都理工大学

## 二〇〇四年攻读硕士学位研究生入学考试试题

考试科目名称: **数字电子技术**

试题适用专业:

(试题共10页)


(答案填在答题纸上, 题目中的所有门电路逻辑符号, 和所用到的集成芯片的逻辑符号及功能表见试题后附页。)

### 一、填空 (共 30 分, 每空 3 分)

1、原码为  $(1100000)_2$  (第一位为符号位) 对应的十进制数为 \_\_\_\_\_, 补码为  $(1100000)_2$  对应的十进制数为 \_\_\_\_\_。

2、十进制数  $(57)_{10}$  的 8421 码是 \_\_\_\_\_。

3、下图中的电路与 \_\_\_\_\_ 触发器的功能相同。




4、一个无符号 8 位数字输入 DAC, 其分辨率为 \_\_\_\_\_ 位, 输出电平的级数为 \_\_\_\_\_。

5、为使取样输出信号不失真地代表输入模拟信号, 则取样周期  $T_s$  和输入模拟信号频率的上限值  $f_{max}$  必须满足关系式为 \_\_\_\_\_。

6、微分型电路如下图所示, 设  $V_i$  的脉宽远大于电路时间常数, 则输出  $v_o$  为 \_\_\_\_\_

电平: 进入暂态是由  $V_i$  的 \_\_\_\_\_ 的边缘触发。



7、一个 8 位 D/A 转换器, 设其满度输出电压  $V_{om}=25.5V$ , 当输入为 11011101 时, 输出电压为 \_\_\_\_\_。

### 二、选择题 (共 30 分, 每题 3 分。注意: 1-6 小题为多选题, 其余为单选题。)


1、逻辑函数  $F = A \oplus B \oplus C$  的对偶式为  $F_d =$  \_\_\_\_\_。(多选题)

- A、 $F = A \oplus B \oplus C$
- B、 $F = A \odot B \odot C$
- C、 $F = \overline{A \oplus B \oplus C}$
- D、 $F = \overline{A \odot B \odot C}$

2、逻辑函数  $F = \overline{ABE} + \overline{CE}(B\overline{E} + A\overline{CE}) + A\overline{E} + AC\overline{E}$  的反函数  $\overline{F}$  的最简积之和式为 \_\_\_\_\_。(多选题)


- A、 $\overline{F} = (A + B + \overline{E})(\overline{A} + E)$
- B、 $\overline{F} = \overline{AB} + \overline{AE} + AE$
- C、 $\overline{F} = \overline{AE} + AE + BE$
- D、 $\overline{F} = \overline{AB} + AE + \overline{AE}$

3、对下图所示逻辑电路, 输入 ABC 为 \_\_\_\_\_ 时, 输出  $F=1$ 。(多选题)





- A、ABC=111    B、B=1, C=0    C、ABC=000  
D、A=C=1    E、 $\overline{BC}=1$

4、集电极开路 TTL 门如下图所示，该电路实现的逻辑功能为\_\_\_\_\_。(多选题)



- A、 $F = \overline{ABC} \cdot \overline{DE}$     B、 $F = \overline{ABC} + \overline{DE}$   
C、 $F = \overline{ABC} + \overline{DE}$     D、 $F = \overline{ABCDE}$

5、下图所示电路中，\_\_\_\_\_的输出  $v_o$  处于高电平。(多选题)




6、下列触发器中，克服了空翻现象的有\_\_\_\_\_。(多选题)

- A、基本 RS 触发器    B、主从触发器  
C、同步 RS 触发器    D、主从 JK 触发器

7、触发器是一种\_\_\_\_\_电路。

- A、单稳态    B、双稳态    C、无稳态

8、下图中，若输入 CP 脉冲的频率为 20kHz，则输出 Z 的频率为\_\_\_\_\_。



- A、20kHz    B、10kHz    C、5kHz    D、40kHz

9、在只舍不入量化方式中，量化误差  $\Sigma$  一定是\_\_\_\_\_。


- A、值    B、负值    C、0    D、可正可负

10、用 PAL 设计逻辑电路时，它们相当于\_\_\_\_\_。

- A、组合逻辑    B、时序    C、存储器

三、基本应用分析题 (共 73 分)

1、分析下图所示电路 (20分)




- (1) 列出状态方程和输出方程, 作出状态转换表和状态转换图。(15分)
- (2) 试用该电路组成一个十进制且计数范围为 0~999 的计数器。(5分)

2、按以下要求, 分别设计一个能实现两个 1 位二进制数的全加和全减运算的逻辑电路, 要求用以下器件分别构成。(27分)(74LS138 及 74LS153 的逻辑符号及功能表见附页)

- (1) 仅用适当的门电路。(9分)
- (2) 用 3 线-8 线译码器 74LS138 器件和必要的门电路。(9分)
- (3) 用双四选一数据选择器 74LS153 器件和必要的门电路。(9分)

3、由 555 定时器构成的电路如下图所示, 设输出高电平为 5V, 输出低电平为 0V, D 为理想二极管,  $R_1=33K\Omega$ ,  $R_2=27K\Omega$ ,  $R_3=3.3K\Omega$ ,  $R_4=2.7K\Omega$ ,  $C_1=C_3=0.082\mu F$ ,  $C_2=C_4=0.01\mu F$ 。(10分)(555 定时器的逻辑符号和功能表见附页)



- (1) 当开关置于“2”位置时, 两个 555 定时器各构成什么电路? 计算输出信号  $v_{o1}$ ,  $v_{o2}$  的频率  $f_1$ ,  $f_2$  各为何值? (6分)
- (2) 当开关置于“1”位置时, 画出  $v_{o1}$ ,  $v_{o2}$  的波形。(4分)


4、用 4 位二进制计数器 74LS161 采用复位法 (异步清零) 和置数法 (同步置数) 分别设计模  $M=12$  的计数分频电路。(16分)(74LS161 的逻辑符号及功能表见附页)

四、综合分析应用题 (17分)


用 4 位双向移位寄存器 74LS194 及 3 线-8 线译码器 74LS138 及门电路构成的电路如下,

(a) 为双序列码发生器, (b) 为分频器

- (1) 写出 (a) 中的输出序列  $Z_1$ ,  $Z_2$ ;(10分)
  - (2) 图 (b) 中 Z 为输出端, 是几分频电路, 若实现 12 分频, 电路应作何改动, 画出改动后的电路图。(7分)
- (74LS194 的逻辑符号及功能表见附页)




(a)




(b)

附页：1、74LS161 逻辑符号及功能表




CP	$\overline{RD}$	$\overline{LD}$	E	P	EX	工作状态
X	0	X	X	X	X	置零
X	1	0	X	X	X	预置数
X	1	1	0	1	X	保持
X	1	1	X	0	X	保持 (C=0)
X	1	1	1	1	X	计数

2、74LS194 逻辑符号及功能表




$R_D$	$S_1$	$S_0$	工作状态
0	X	X	置零
1	0	0	保持
1	0	1	右移
1	1	0	左移
1	1	1	并行输入

3、74LS138 逻辑符号及功能表




输入			输出							
$S_0$	$S_1$	$S_2$	$Y_0$	$Y_1$	$Y_2$	$Y_3$	$Y_4$	$Y_5$	$Y_6$	$Y_7$
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

4、74LS153 逻辑符号




5. 555 定时器逻辑符号及功能表




输入			输出	
$R_D$	$v_{i1}$	$v_{i2}$	$v_o$	$T_D$ 状态
0	X	X	低	保持
1	01 01	01 01	低	保持
1	11 01	01 01	不变	不变
1	01 01	11 01	高	截止
1	11 01	11 01	高	截止


6. 门电路说明



与非门



或门



非门